従来の待機電力回路の平均電力は3W程度で、その電力の99%以上は負荷である制御回路等に印加電圧発生のために流れる無負荷時入力電流による無負荷時消費電力で、実際の負荷電力は1%以下である。本提案の基本回路では、MOSFETQとコンデンサCを直列接続してQのゲートに基準電圧を印加すれば、「Cの電圧(補助電源電圧)≒基準電圧−Qのしきい値電圧」になるので、Cの電圧を補助電源として使用する回路である。この回路では、制御回路電流が流れれば入力電流が流れて待機電力になるが、制御回路電流がゼロなら入力電流もゼロになるので無負荷時消費電力≒ゼロになる。なお、基準電圧用にツェナーダイオードを使用すれば無負荷時消費電力になるが数百MΩの抵抗器が使用可能でその電力はμW(マイクロワット)オーダである。直流電源回路は基本回路がほぼそのまま、交流電源回路ではダイオード数コの追加で本提案待機電力回路が可能である。この時の待機電力の値は制御回路電力の2倍前後程度で、従来回路の待機電力より数桁小さい待機電力回路になる。 |
|